iWBU105A
| 製品カテゴリ | 設計IP |
|---|---|
| 製品種別 | PCI Express |
| 製品・サービス名 | iWBU105A |
| 販売元会社名 | iWave Systems Technologies Pvt Ltd |
| 国名 | 日本 |
| 開発元url | http://www.iwavesystems.com/ |
| 製品概要 | 概要： iW-PCIe to UART ブリッジは、一つのUART コントローラとPHYインターフェイスを備えたPCIe 用のXilinxのエンドポイントコアで構成されています。 PCIe to UART ブリッジは、32ビットのPCI expressインターフェイスで、一つのSpartan3 FPGA に収まります。 仕様： ●PCIe インターフェイス： ・外付けのPHYを備えたPCIe 用の32 ビットPCIeインターフェイス ・PCI express 基本仕様書v1.1層モデルに沿ったXilinxのPCIe用のエンドポイント コア ・エンドポイント コアは、物理レイヤー、データリンク レイヤー、トランザクション レイヤー及びコンフィグレーション管理レイヤーを実装 ・6個の個別プログラマブルBAR及び拡張ROM BAR ・MSI 及びINTX エミュレーション ・エラー検出、修正のため不良パケットを除去 ・PCI/PCI Expressのパワーマネジメント機能とコンパチブル ・NXP PX1011A PCI Express スタンドアロンPHY と連結して使用し、高い送信能力を達成 ・2.5 Gbps ライン スピード、自動クロック及びデータ修正、8b/10b エンコード/デコード ・最大512 バイトまでのトランザクション ペイロード ●UART インターフェイス： ・RS-232-C プロトコルをサポート ・非同期通信のみ ・シリアル割り込みをサポート ・ボーレート x 16 又はボーレート x 64のクロック レート ・7又は8ビットの文字長 ・1 又は 2 ストップ ビット ・ブレーク トランスミッション ・自動ブレーク検出 ・全2重ダブル バッファー システム ・パリティ 追加/チェッキング ・パリティ、オーバーラン及びフレーミングのエラー検出 |
| 製品詳細情報 | 製品実績あり 供給可 |
| その他製品関連情報 | |
| 問合せ先会社名 | アイウェーブ・ジャパン |
| 問合せ先電話番号 | 045-227-7626 |
| 問合せURL | http://www.iwavejapan.co.jp/index.html |
