イーサネット用時刻同期論理IP-Core
| 製品カテゴリ | 設計IP |
|---|---|
| 製品種別 | ネットワーク回路：Ethernet MAC |
| 製品・サービス名 | イーサネット用時刻同期論理IP-Core |
| 販売元会社名 | 日立超LSIシステムズ |
| 国名 | 日本 |
| 開発元url | http://www.hitachi-ul.co.jp/device/IP-P/gaiyou.html |
| 製品概要 | 概要： ・イーサネット用時刻同期論理IP-Coreは、IEEE1588規格のタイミングクリティカルな制御を、ハードウェアで実現した論理IP-Coreです。 このIPコアをネットワーク接続機器に内蔵することで、イーサーネット環境におけるリアルタイム処理が可能となります。 ・イーサネット用時刻同期論理IP-Core.IEEE1588規格に準拠し、各種LSI/FPGAに実装可能なソフト（論理合成可能な）IPコアです。 計測／産業／通信機器他での時刻同期に対する必要性の高まりを受け、時刻同期プロトコルを規定する標準規格“IEEE1588”が注目されています。 時刻同期論理IP-Coreは、 IEEE1588規格のタイミングクリティカルな処理をハードウェア(*1)で行い、LAN(Ethernet)通信に適用可能です。 時刻同期論理IP-Coreを実装することにより、システムや装置が要求するマイクロ秒といった非常に高精度な時刻同期が実現可能です。 また、標準規格のため、規格準拠の機器や製品間で時刻同期が可能になります。 特長： ・マスタとスレーブ間で±１μs以内(*2) の高精度時刻同期を実現 ・ソフトウェアの介在なし(*3)に時刻同期を制御 ・PTPパケット専用（通常の制御・データ系から独立）インタフェースを装備 ・ゆらぎを抑えた周期パルスを出力可能 ・CPUや実装デバイスの自由な選択（柔軟なシステム構築）が可能 ・当社製IP-Core群(Ethernet MAC/DMA Controller)との親和性を確保 ・システムに最適なカスタマイズの提案から設計まで対応(*2) ・国際標準規格であるIEEE1588に準拠* ・論理合成でFPGA他の各種デバイスへ容易に実装可能 ・マスタとスレーブ間で±１μs以内**の高精度時刻同期を実現 ・ソフトウェアの介在なし***にハードウェア論理で時刻同期を制御 仕様： ・Ordinary Clock/Boundary Clock/Transparent Clockへ対応 ・daisy chain接続が可能 ・Layer4(IP version4 UDPプロトコル)／Layer2(MAC EtherTypeフレーム)に対応 ・PTP専用DMACポートを搭載 ・マスタ用外部タイマ入力インタフェースを装備 ・6chの割込み発生タイマ機能を装備 ・統計処理による同期クロック補正 *：IEEE1588規格で規定されるマネージメント処理等には、ソフトウェアが必要です。 **：他社ソフトウェア製品と異なり、ＣＰＵ性能や動作中のアプリケーションに よる影響を受けません。この論理ＩＰコアをマスタとスレーブの装置に装備して、 パケット衝突が発生しないネットワーク環境下で実現可能な精度です。 ***：搭載ＣＰＵはアプリケーション実行に専念することができます。 |
| 製品詳細情報 | 製品実績あり 供給可 |
| その他製品関連情報 | |
| 問合せ先会社名 | 日立超LSIシステムズ |
| 問合せ先電話番号 | 042-359-2274 |
| 問合せURL | http://www.hitachi-ul.co.jp/device/IP-P/gaiyou.html |
