FPGAコンフィグレーションIP「ReConfiguration System」
| 製品カテゴリ | 設計IP |
|---|---|
| 製品種別 | その他 |
| 製品・サービス名 | FPGAコンフィグレーションIP「ReConfiguration System」 |
| 販売元会社名 | 富士ソフト |
| 国名 | 日本 |
| 開発元url | http://www.fsi.co.jp/project/e/products/ |
| 製品概要 | 概要仕様： 導入イメージ製品について ・本IPはハードウェア及び、Nios® II用ドライバによって構成されるIPで、SOPC Builder Readyとなっているためアルテラ社のFPGAへの組み込みが非常に容易です。 ・ハードウェア部はリコンフィグレーションを行うためのユーザインターフェース部と実際にリコンフィグレーションの制御を行うための回路によって構成されます。 ・ドライバ部はリコンフィグレーションを行うために必要な制御コマンドをAPIとして提供しているため、IP内部のレジスタを意識することなく簡易なコマンドで制御可能です。 ・リコンフィグレーションを行うにはFPGA外部からリコンフィグレーション・データを読み込む必要があります。ただし、読み込むためのインターフェースはお客様のシステム環境によって様々であるため、本IPではNios® IIから参照可能なメモリにリコンフィグレーション・データが展開された後の処理を行うことを前提としています。 ・このため外部からリコンフィグレーション・データをNios® IIから参照可能なメモリに展開するまでは、お客様がお持ちの外部インターフェースおよびソフトウェアにて実現して頂く事となります。 ・ユニークな特長として、外部リコンフィグレーションROMに複数のリコンフィグレーションデータを格納して、複数のリコンフィグレーションデータを切り替えて使用することが可能です。（3面以上はオプション対応） 製品仕様： ◆適用デバイス（LS,GX,GT等派生品を含みます） ・Arria® GX ・Arria® II GX ・Cyclone® III ・Cyclone® IV ・Stratix® II ・Stratix® III ・Stratix® IV ◆適用リコンフィグレーションスキーム ・アクティブ・シリアル ・アクティブ・パラレル ◆開発ソフトウェア ・Quartus® II Ver9.0 SP2 以降 ・Nios® II IDE Ver9.0 SP2 以降 ◆使用リソース Total logic elements305 LEsTotal memory bits0Enbedded Multiplier 9-bit elements0Total PLLs0Total pins1■Nios® II 使用リソース（参考）Nios® II/e エコノミ（economy）＜700 LEsNios® II/s 標準（standard）＜1400 LEsNios® II/f 高速（fast）＜1800 LEs◆fmaxDevicefMAXArria® GX20MHzArria® II GX10MHzCyclone® III40MHzStratix® II20MHzStratix® III10MHzStratix® IV10MHz.◆注意事項 ・本製品はハードウェアとドライバによって構成されるIPです。 Nios® IIおよび外部フラッシュROMコントローラの使用が前提となっております。 ・リコンフィグレーションデータを複数面保持する場合、対応する容量を持つ コンフィグレーションROMが必要です。 ・外部I/Fコントローラは本製品には含まれておりません。お客様にてご用意下さい。 ・既存基板に適用する場合、端子（MSEL等）設定変更が必要になる場合があります。 製品パッケージ内容（納品形態：CD-R） ・製品仕様書 ・ライブラリ化されたドライバ（APIオブジェクト） ・暗号化されたHDLソース ・SOPC Builder用Tcl スクリプトファイル ・サンプルソースコード（Nios® II 用） ・ライセンスファイル 無償（評価版） ReConfiguration System評価版、UARTサンプルのソースを実際にご使用のうえ、その利便性をご体験ください。 |
| 製品詳細情報 | 製品実績あり/供給可能 |
| その他製品関連情報 | |
| 問合せ先会社名 | 富士ソフト |
| 問合せ先電話番号 | 045-222-1970 |
| 問合せURL | http://www.fsi.co.jp/project/e/products/ |
