若手ASIC/FPGA設計エンジニア レイアウト設計可 C言語/オシロ/ロジアナ使用可 20代後半 即～ 高座渋谷
| NO. | J20091114-6 |
|---|---|
| 人材種別 | 人材 |
| 契約形態 | 派遣 |
| 得意分野 | ・RTLブロック設計、Cプログラミングなど設計業務・LSIレイアウト設計の経験も有り、Cadence社SOC Encounterでのツール使用可能。 |
| スキル/実績 | ・大型ディスプレイ向け画像処理FPGA開発、大型コンピュータ向けCPU開発 レイアウト設計他 言語：・VerilogHDL、VHDL/C言語 |
| 期間 | 即～ |
| 年齢 | 28歳 |
| 居住地 | 高座渋谷 |
| 国籍 | 日本 |
| 備考 |
