| 製品概要 |
～JPEG圧縮IPコア ～
特徴：
１．処理方式
・圧縮方式:JPEG Base Line方式 ・入力フォーマット：RGB 8:8:8 ・出力フォーマット：YUV 4:2:0 4:2:2 4:4:4 ・ハフマン符号：標準設定（Annex K)を使用 レジスタに設定も可能 ・量子化テーブル： 標準設定（Annex K)を使用 レジスタに設定も可能
２．Memory インターフェース
・ビット幅：32bit(ARGB) ・容量:１画面分のデータ領域 (最大4GB）デコード後のデータ格納（最大4GB）・データ転送のハンドシェイクは1サイクルREQ/ACK方式で、SDRAM, DDR, DDR2, SRAMなどの各種メモリコントローラーに対応
３．CPUインターフェース
・ビット幅： 32bit ・ FPGA内蔵CPU MicroBlaze用, NIOS2に対応 ・その他、標準的CPUインターフェースに対応 ・割り込み発生回路 （終了、FIFO状態、エラー）
４．回路基本性能
・クロック周波数:100MHｚ ・処理速度: 1pixel/1.5CLK ・1メガピクセル画像を15ms(66fps)で処理可能 ・ゲート数: 約10-20万Gate（用途により可変）
５．P1_JpegEncのメリット
JPEGエンコーダーをハードウエア実装することにより、入力画像をリアルタイムに圧縮して記録することが可能となります。
フルハードウエアで構成されており、OSを搭載しない簡易的なマイコンシステムで動作可能です。
別売りのJPEG伸長IP(P1_JpegDec)を併用することにより、低コストでも高性能なデジタルビデオ入出力システムを作ることができます。
機種依存のないVerilog2001形式で記述されており、システムLSIに搭載するIPコアとしても使用可能です。
６．P1_JpegEncの使用例
・止画圧縮機能： デジタルカメラ カメラ付き携帯端末 監視カメラ ストリートカメラ
・モーションJPEG録画機能：ドライブレコーダー ロボットビジョン 簡易ビデオレコーダー 動画録画付きPDA |
