画像圧縮バリバリ、システム設計可能ASIC/FPGAエンジニア 45歳 17年歴 即～
| NO. | J20090615-2 |
|---|---|
| 人材種別 | 人材 |
| 契約形態 | 派遣 |
| 得意分野 | 画像圧縮をメインに画像、映像系の経験多 |
| スキル/実績 | OS:UNIX、Windows ツール：View-CAD、/Design Compiler、/ロジックアナライザー/オシロスコープ/Co-simulator/Synplify FPGA：アクテル、ザイリンクス、アルテラ 言語：Verilog-HDL、VHDL、アセンブラ、C言語 |
| 期間 | 即～ |
| 年齢 | 45歳 |
| 居住地 | 関東鉄道常総線 稲戸井駅 |
| 国籍 | 日本 |
| 備考 |
