LSI/組み込みシステム設計者のパートナーとして、マーケティング、プロモーション、営業支援、ビジネスマッチングなどのサービスを提供

  1. ホーム
  2. 設計IP
  3. メモリコントローラ:その他
  4. メモリコントローラIPコア

メモリコントローラIPコア

製品カテゴリ 設計IP
製品種別 メモリコントローラ:その他
製品・サービス名 メモリコントローラIPコア
販売元会社名 Microtronix社
国名 米国
開発元url http://www.microtronix.com
製品概要 MicrotronixメモリコントローラIPコアの鍵となる性能の特徴のうちの1つに、ラウンドトリップ遅延に依存しない記憶装置からの高速DDRデータの取得に使用される専有ソース同期設計技術があります。この方法はIPコア・タイミングを、PCBレイアウト・トレース長の信号遅延とボード製作プロセスに付随するインピーダンス分散から独立させます。また、ソース同期クロッキングが、IPコア設計作業をPCB設計ステップから解放し、FPGA設計コンパイルを単純な2ステップに短縮します! Microtronixハイパードライブ・マルチポートDDR2メモリコントローラIPコアは、FPGAベースのハードウェア設計を全く新しい性能レベルへと向上させます。ローカルバス・インターフェイスに配置されたFIFO構造が、フルレート(DDR2データバス幅の2倍)又はハーフレート(DDR2データバス・インタフェースの4倍のバス幅)での動作を可能にします。Cycloneデバイスにおいては、ハーフレートのみで動作します。Microtronixの独自データ取得技術は、Stratix IIデバイスで400MHzのDDR2性能を可能にします。 対応アプリケーション : このハイパードライブ DDR2コアはハイビジョン対応テレビ、ビデオ変換/拡張機器、軍用ビジョン・システム、医学画像、データ・ネットワーキング、イーサネット、PCIe、データ・レコーダなどといった、高性能メモリ・サブシステムを必要とするアプリケーションを対象としています。 製品機能 : ・400 MHz DDR2 メモリ性能 ・最大6個のローカルバスRD又はWRポート ・フル又はハーフレートローカルバス ・コンフィギュラブルFIFO深さ:16~2048バイト ・メモリデータ幅:最高128ビット ・ローカルバス幅:16~256ビット 。高機能SDRAMバーストキャッシングにより待ち状態最小化・ レイアウト非依存のDDRラウンドトリップ取得スキーム ・多重時間領域クロッキング ・コンフィギュレーションGUIによる設計プロセスの合理化 ・Stratix II対応 ・ 高性能アーキテクチャ : 400 MHz Stratix IIメモリ性能 ・コース同期クロッキングによるタイミングクロージャ ・コンフィギュラブルFIFOによるストリーミングビデオアプリケーション最適化 ・コンフィギュラブルメモリ及びローカルバスデータ幅 ・専用DQピンに限定されないSDRAM DQグループ ・DDR2バスのフル/ハーフレートでの動作 ・ラウンドロビンアービトレーション ・ 6個のポートを使用した例: HDMI 720p - 1080pスケーラ その他の特徴 : ・ModelSim / VHDL プリコンパイル済シミュレーションライブラリ ・On Die Termination (ODT)がシグナルのインテグリティを向上 ・ライセンス及び1年間のアップデートを含む ・Altera OpenCore Plus評価 ・機能シミュレーションモデルの生成対応
製品詳細情報 製品実績あり/供給可
その他製品関連情報
問合せ先会社名 富士ソフト
問合せ先電話番号 046-222-1970
問合せURL http://www.fsi.co.jp/

» 前のページへ戻る

このページの先頭へ