加重平均空間フィルタIP
製品カテゴリ | 設計IP |
---|---|
製品種別 | Audio/Video:その他 |
製品・サービス名 | 加重平均空間フィルタIP |
販売元会社名 | マクニカ |
国名 | 日本 |
開発元url | http://mssp.macnica.co.jp/ip/aes.html |
製品概要 | 本デジタルフィルタIPは、高速演算回路を用いたパイプライン処理による、3×3若しくは5×5ピクセルエリアの加重平均化処理の高速化で、Full High-Definition(D5規格)クラスのピクセルレートの画像フィルタ処理が可能です。 ・入出力は単純なFIFO I/Fとなっている為、周辺I/Fの設計が容易 ・回路の動作周波数とほぼ同等のピクセルレートにてフィルタ処理が可能 ・乗算器を内部に持っている為、適用デバイス毎にマクロの用意は不要 ・カラービット幅、データフォーマットをインスタンス毎にカスタマイズが可能 ・重みパラメータ及び演算精度をインスタンス毎にカスタマイズが可能 ・外部に4ライン若しくは6ライン分のラインバッファ(SRAMブロック)が必要 ・3×3若しくは5×5のピクセルエリアに対する全般的な線形フィルタ機能 (平均化フィルタ、ガウシアンフィルタ、ラプラシアンフィルタ、鮮鋭化フィルタ等) ・フィルタ処理後のデータのクリッピング ・出力映像用の同期信号(Hsync/Vsync)を生成 ・フィルタ処理に伴うラインバッファ制御 |
製品詳細情報 | 製品実績あり/供給可 提供物: RTLソースコードまたはネットリスト(Verilog-HDL) 検証環境一式 ドキュメント |
その他製品関連情報 | |
問合せ先会社名 | マクニカ |
問合せ先電話番号 | 045-470-9838 |
問合せURL | http://mssp.macnica.co.jp/ip/aes.html |