ASIC/FPGA設計・検証ベテランエンジニア（画像系コーデック経験豊富）　経験16年　40代　1月～

NO.	J20081202-1
人材種別	人材
契約形態	派遣
得意分野	MPEG他画像コーデックを始め音声もＯＫ、ボード検証までもＯＫ
スキル/実績	Verilog-HDL/VHDL/C言語/アセンブラ：アクテル/アルテラ/ザイリンクス：Design Compiler
期間	2009年1月～
年齢	45歳
居住地	関東鉄道常総線　稲戸井駅
国籍	日本
備考