ＡＳＩＣ/FPGA設計・検証エンジニア10年戦士 ファーム、ＳｔｓｔｅｍCもOK 38歳 即～
| NO. | J20081104-4 |
|---|---|
| 人材種別 | 人材 |
| 契約形態 | 派遣/請負 |
| 得意分野 | 画像 ＡＲＭのＡＨＢバス周り |
| スキル/実績 | VerilogHDL/SystemVerilog/SystemC/C言語,Sysnopsys/ AMBA VIP/VCS/ModelSim/NC-Verilog, AMBA VIP /ARM-Cコンパイラ/ Sysnopsys/ AMBA VIP,LEDA/Verdi/SoC Designer/simvision |
| 期間 | 即～ 単、長期可能 |
| 年齢 | 38歳 |
| 居住地 | 京王相模原線 京王堀之内駅 |
| 国籍 | 日本 |
| 備考 | ファーム、ＳｙｓｔｅｍＣ/ＶｅｒｉｌｏｇもＯＫ！！！ |
