| 製品概要 |
SRAMコンパイラ
■概要
E³(Ecological, Efficient, Easy-to-Use) Series SRAMコンパイラは弊社が独自に開発したセルフ・バックバイアス技術（特許申請中）によりスタンバイ時のリーク電流を従来比で80％以上削減した超低リークSRAMを生成することが可能です。この動作をハイバネーションモード（HBM）と呼び、このモードによりモバイル系などスタンバイ動作時に消費するリーク電流の削減に有効なソリューションを提供致します。また電源１系統というシンプルな構造であるため、従来のSRAMの使用方法を変更せずに簡単にご利用頂けます。
■HBMの特徴
SRAM内部状態を保持したまま、スタンバイ時のリークを削減可能
この技術は電源遮断とは異なり、書き込んだデータ、読み出していた出力信号までも、安全に、かつ完全に、前の状態に復帰させることが可能です。新たなシステム側での制御が不要であり、容易に利用することが可能です。
面積が増加しない
この技術の特徴として、追加した回路による面積増加させることなく、
小面積でありながらもリーク削減に有効な点にあります。
スタンバイからの高速復帰
■SRAM回路全体の最適化
トータルな低消費電力を実現するために、様々な回路の最適化技術を用いて最適化を実施。
マルチVth Tr の使用、Trサイズの最適化 センスアンプ動作の最適化
クロック信号の制御技術など、リーク削減のみならず、トータルな低消費電力SRAM回路を提供致します。
■製品仕様
ハードウエア・シングルポート・シンクロナスSRAMコンパイラ
コンパイル・レンジ： 32-2Kw x 2 -144b 64-4Kw x 2 - 72b 128-8Kw x 2 -36b
Bit-Write可 4層Metal, マクロ上へのラウティング可 |
