ＡＳＩＣ/FPGA設計・検証エンジニア10年戦士 34歳 即～
| NO. | J20080908-2 |
|---|---|
| 人材種別 | 人材 |
| 契約形態 | 派遣/請負 |
| 得意分野 | ビデオ/画像処理 |
| スキル/実績 | ）記述言語(Verilog、VHDL)によるデジタル回路設計ビデオ画像処理(γ補正、NR、ディザ、メディアンフィルタ、二値/多値化、カラーマトリクス、skew/bow)、AHBバスI/F(Master/Slave)、メモリインターフェイス(SRAM、SDRAM、FROM)、CPU I/F、DMACの設計を担当。２）ベンチ作成 NC-Verilog、ModelSimのシミュレータによる機能検証３）FaultCoverageの確認。 |
| 期間 | 即～ 単、長期可能 |
| 年齢 | 34歳 |
| 居住地 | ＪＲ京浜東北線 上中里駅 |
| 国籍 | 日本 |
| 備考 | ベテラン、即戦力間違いなし！！ |
