MS1030 (低レイテンシ小面積 FFT/IFFT)
| 製品カテゴリ | 設計IP |
|---|---|
| 製品種別 | ネットワーク回路：FFT / IFFT |
| 製品・サービス名 | MS1030 (低レイテンシ小面積 FFT/IFFT) |
| 販売元会社名 | マセマテック |
| 国名 | 日本 |
| 開発元url | http://www.mathematec.com/ |
| 製品概要 | 概要： MS1030 は、IEEE802.11n 等の高速ASIC アプリケーションに最適な64 または128 ポイントのパラレルFFT で、順FFT と逆FFT の切り替えが可能です。弊社独自の圧縮技術であるSpinor®により、他に類を見ないほどの低レイテンシと小面積を実現しています。 貴社要求仕様に基づいた設計変更業務も承ります。 特徴： ・順FFT と逆FFT の切り替え可能 ・64 ポイントと128 ポイントの切り替え可能 ・出力データ順を任意に指定可能 ・FFT フレームの連続処理可能 （詳細については、下記の表１を参照）・入力語長12 ビット、出力語長12 ビット ・動作周波数： 80MHz ・スループット：１ポイント／クロック ・量子化ビット数： 入出力ともに12 ビット固定小数点のX12Q8 フォーマット （ただし、絶対値が最大の負の値（100000000000）は使われない。もし、100000000000 が入力された場合は、100000000001 に変換して処理する。） ・正規化係数は、64 ポイントFFT 時は1/8、128 ポイントFFT 時は128-1/2 ・サンプルレート： 入出力ともに1 クロックあたり１ポイント ・レイテンシ： （レイテンシの定義： 最初の入力時から最初の出力時までにカウントされるクロック数） 135 クロック（128 ポイントFFT 時）、71 クロック（64 ポイントFFT 時） ・提供形態： Verilog ソースコード （図２、図３のように論理合成確認済み）、テストベンチ、テストベクタ |
| 製品詳細情報 | 製品実績あり/ 供給可能 VerilogｰHDL |
| その他製品関連情報 | |
| 問合せ先会社名 | マセマテック |
| 問合せ先電話番号 | 03-3243-0805 |
| 問合せURL | http://www.mathematec.com/ |
