MS1020 (低遅延小面積128-P FFT/IFFT )
| 製品カテゴリ | 設計IP |
|---|---|
| 製品種別 | ネットワーク回路：FFT / IFFT |
| 製品・サービス名 | MS1020 (低遅延小面積128-P FFT/IFFT ) |
| 販売元会社名 | マセマテック |
| 国名 | 日本 |
| 開発元url | http://www.mathematec.com/ |
| 製品概要 | 概要： MS1020 は、UWB（Ultra Wide Band）等の高速ASIC アプリケーションに最適な128 ポイントのパラレルFFT で、順FFT と逆FFT の切り替えが可能です。弊社独自の圧縮技術であるSpinor®により、他に類を見ないほどの低遅延と小面積を実現しています。 貴社要求仕様に基づいた設計変更業務も承ります。 特徴： ・順FFT と逆FFT の切り替え可能 ・FFT フレームの連続処理可能 ・入力語長4 ビット、出力語長8 ビット ・演算スループット： 4 ポイント／クロック ・480Mbps 対応 ・レイテンシ： （レイテンシの定義： 最初の入力時から最初の出力時までにカウントされるクロック数） 77 クロック（Out-of--Order 出力）、108 クロック（In-Order 出力）・スケール係数： 1/2 ・2 ポート（レジスタファイル）メモリを使用 （本IP コアにはメモリは含まれていない） - 32 ビット×32 アドレス×1 枚 - 16 ビット×32 アドレス×4 枚 - 16 ビット×8 アドレス×4 枚 - 16 ビット×32 アドレス×4 枚 （In-Order 出力の場合に追加） ・精度： Double 型FFT 演算との誤差による平均SNR は、約29.1dB （参考： 内部精度7 ビットのFFT では、平均27.2dB） ・提供形態： Verilog ソースコード （図２のように論理合成確認済み）、テストベンチ、テストベクタ |
| 製品詳細情報 | 製品実績あり/ 供給可能 VerilogｰHDL |
| その他製品関連情報 | |
| 問合せ先会社名 | マセマテック |
| 問合せ先電話番号 | 03-3243-0805 |
| 問合せURL | http://www.mathematec.com/ |
