ラベリングIP
| 製品カテゴリ | 設計IP |
|---|---|
| 製品種別 | その他 |
| 製品・サービス名 | ラベリングIP |
| 販売元会社名 | ケ一アイテクノロジ－ |
| 国名 | 日本 |
| 開発元url | http://www.kitech.co.jp/ |
| 製品概要 | 最大ラベル数：4095 仮ラベル数： 4095 最大画像サイズ： 1024×1024 入力データ： 1bit 二値データ： 出力データ： 12bit 特徴： 2値の入力画像に対し、連結している画素に同じラベルを付加することで複数の領域をグループとして分類するハードウェアIPです。 また本IPは、GetterシリーズのオプションとしてFPGA上で実現できるだけではなく、他システムにおいても再利用が可能となり、開発期間を大幅に短縮することが可能です。 ラベリング処理は大きく分けて、下記の3段階に分かれています。 •仮ラベル画像生成 •ラベル変更 •真ラベル画像生成 ◆その他◆ •動作速度はFPGAにより異なります。※ALTERA社StratixⅡ使用時は100MHz •8近傍のラベリング処理に対応しております。 |
| 製品詳細情報 | 実績あり/供給可 |
| その他製品関連情報 | |
| 問合せ先会社名 | ケ一アイテクノロジ－ |
| 問合せ先電話番号 | 045-949-5331 |
| 問合せURL | http://www.kitech.co.jp/ |
