FPGA設計エンジニア（XILINX Virtex-5）1名 2009/12末～2010/3末 持ち帰り可（デバック時横浜常駐）
| NO. | A20091020-1 |
|---|---|
| 案件種別 | 人材 |
| 契約形態 | 常駐請負 |
| 案件概要 | 画像系回路の一部ブロック設計 C言語で書かれた仕様を読んで、Verilog記述を行う, Virtex5を使用 |
| スキル/条件 | C言語で書かれた仕様を読んで、Verilog記述を行う, Virtex5の経験有り,MATLABのSystemGeneratorの使用経験が必須 |
| 期間 | 2009/12～2010/3末（3ヶ月） |
| 人数 | 1名 |
| 場所 | 横浜 |
| 予算 | @Bindings is disabled. |
| 備考 |
