LSI（STA、レイアウト）設計エンジニア 40代 1月～
| NO. | J20081222-1 |
|---|---|
| 人材種別 | 人材 |
| 契約形態 | 派遣 |
| 得意分野 | LSI設計 検証 （論理合成以降：STA ＤＦＴ レイアウト） |
| スキル/実績 | Verilog-XL,Synopsys(Design Compiler),Seamless CVE,ModelSim,VCS、Perl、OVA,Debussy,Synopsys（Design Compiler)、STA検証,Formality ,Conformal LEC,Design Compiler、Power CompilerLogicBIST、MemoryBIST,NCVerilog |
| 期間 | 2009年1月～ |
| 年齢 | 49歳 |
| 居住地 | 東武東上線 朝霞駅 |
| 国籍 | 日本 |
| 備考 |
